PCB设计工程师一定要掌握的五项技能

从技术小白成长为一名合格的、优秀的PCB设计工程师，这绝对是一个乘风破浪、披荆斩棘的过程。你除了要不断的学习、掌握各项技能之外，还得承受心理、经济等各方面的压力。当然，在成为PCB设计工程师的道路上，学习各种技能还是最重要的！

PCB设计工程师一定要掌握的五项技能

一、熟练使用PCB设计软件

PCB设计软件有很多，目前市场上主要使用的包括以下几种：Cadence Allegro、Mentor EE、Mentor Pads、AlTIum Designer、Protel 等，其中以 Cadence Allegro 市场占有率最高。

Allegro的优点有很多，如软件操作界面友好，响应速度块，操作效率高，二次开发功能丰富，规则管理器功能完善，高速设计专属功能强悍等等。其对大型项目支持较好，不会因为设计规模加大而大幅度降低响应速度，用Allegro做几万Pin的设计项目基本不会有太大压力，所以对于通讯行业，商用服务器，以及工控、军工领域来说是很适用的。

二、基本的英文能力

英文是PCB设计工程师的必备基本能力，为什么这么说？工作需要！

当前几乎所有开发编程工具及集成环境软件以及EDA软件基本全是英文的，有些甚至连中文目录都不容许。虽然有的软件支持中文，也有中文版，但是你知道查资料结果对应不上资料里英文描述的可怕么~~

做PCB设计的Cadence OrCAD/Allegro和Pads都没有中文版，AlTIum Designer有本地化但是翻译质量欠佳。如果做电路调试，像安捷伦和泰克的示波器、频谱仪、逻辑分析仪也大都只有英文界面。

此外，你还需要能够看懂硬件厂商的数据手册、应用笔记等。毫无疑问，当今电子行业站在世界前列的仍然是国外，从硬件到软件，从说明书到数据手册，基本上都是以英文居多。

三、熟悉器件、读懂电路原理图、认识关键信号

熟悉各种常用电子元器件，包括：电阻器、电容器、电感器、变压器、二极管、三极管、场效应管、光耦（OC）、传感器、晶振、继电器、蜂鸣器、整流桥堆、滤波器、开关、保险丝等。关键信号包括：电源、摸拟信号、高速信号、时钟信号、差分信号、同步信号等。

在PCB布线规则中，有一条“关键信号线优先”的原则，即电源、摸拟信号、高速信号、时钟信号、差分信号和同步信号等关键信号优先布线。接下来，我们不妨就来详细了解下这些关键信号的布线要求。

模拟信号的主要特点是抗干扰性差，布线时主要考虑对模拟信号的保护。

对模拟信号的处理主要体现在以下几点：

a、为增加其抗干扰能力，走线要尽量短。

b、部分模拟信号可以放弃阻抗控制要求，走线可以适当加粗。

c、限定布线区域，尽量在模拟区域内完成布线，远离数字信号。

高速信号布线要求

1、多层布线

高速信号布线电路往往集成度较高，布线密度大，采用多层板既是布线所必须的，也是降低干扰的有效手段。合理选择层数能大幅度降低印板尺寸，能充分利用中间层来设置屏蔽，能更好地实现就近接地，能有效地降低寄生电感，能有效缩短信号的传输长度，能大幅度地降低信号间的交叉干扰等。

2、引线弯折越少越好

高速电路器件管脚间的引线弯折越少越好。高速信号布线电路布线的引线最好采用全直线，需要转折，可用45°折线或圆弧转折，这种要求在低频电路中仅仅用于提高钢箔的固着强度，而在高速电路中，满足这一要求却可以减少高速信号对外的发射和相互间的耦合，减少信号的辐射和反射。

3、引线越短越好

高速信号布线电路器件管脚间的引线越短越好。引线越长，带来的分布电感和分布电容值越大，对系统的高频信号的通过产生很多的影响，同时也会改变电路的特性阻抗，导致系统发生反射、振荡等。

4、引线层间交替越少越好

高速电路器件管脚间的引线层间交替越少越好。所谓“引线的层间交替越少越好”，是指元件连接过程中所用的过孔越少越好。据测，一个过孔可带来约0.5pf的分布电容，导致电路的延时明显增加，减少过孔数能显着提高速度。

5、注意平行交叉干扰

高速信号布线要注意信号线近距离平行走线所引入的“交叉干扰”，若无法避免平行分布，可在平行信号线的反面布置大面积“地”来大幅度减少干扰。

6、避免分枝和树桩

高速信号布线应尽量避免分枝或者形成树桩（Stub）。树桩对阻抗有很大影响，可以导致信号的反射和过冲，所以我们通常在设计时应避免树桩和分枝。采用菊花链的方式布线，将对信号的影响降低。

7、信号线尽量走在内层

高频信号线走在表层容易产生较大的电磁辐射，也容易受到外界电磁辐射或者因素的干扰。将高频信号线布线在电源和地线之间，通过电源和底层对电磁波的吸收，所产生的辐射将减少很多。

时钟信号布线要求

在数字电路设计中，时钟信号是一种在高态与低态之间振荡的信号，决定着电路的性能。时钟电路在数字电路中点有重要地位，同时又是产生电磁辐射的主要来源。时钟的处理方法也是在PCB布线时需要特别重视的。在一开始就理清时钟树，明确各种时钟之间的关系，布线的时候就能处理得更好。并且时钟信号也经常是EMC设计的难点，需要过EMC测试指标的项目尤其要注意。

时钟线除了常规的阻抗控制和等长要求外，还需要注意以下问题：

a、时钟信号尽量选择优选布线层。

b、时钟信号尽量不跨分割，更不要沿着分割区布线。

c、注意时钟信号与其他信号的间距，至少满足3W。

d、有EMC要求的设计，较长的时候线尽量选择内层布线。

e、注意时钟信号的端接匹配。

f、不要采用菊花链结构传送时钟信号，而应采用星型结构，即所有的时钟负载直接与时钟功率驱动器相互连接。

g、所有连接晶振输入/输出端的导线尽量短，以减少噪声干扰及分布电容对晶振的影响。

h、晶振电容地线应使用尽量宽而短的导线连接至器件上；离晶振最近的数字地引脚，应尽量减少过孔。

i、在数字电路中，通常的时钟信号都是边沿变化快的信号，对外串扰大。所以在设计中，时钟线宜用地线包围起来并多打地线也来减少分布电容，从而减少串扰；对高频信号时钟尽量使用低电压关分时钟信号并包地方式，需要注意包地打孔的完整性。

差分信号布线要求

差分信号，有些也称差动信号，用两根完全一样，极性相反的信号传输一路数据，依靠两根信号电平差进行判决。为了保证两根信号完全一致，在布线时要保持并行，线宽、线间距保持不变。

在电路板上，差分走线必须是等长、等宽、紧密靠近、且在同一层面的两根线。

等长是指两条线的长度要尽量一样长，是为了保证两个差分信号时刻保持相反极性。减少共模分量。

等宽是指两条信号的走线宽度需要保持一致，等距是指两条线之间的间距要保持不变，保持平行。

尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。采用屏蔽和加大安全间距等方法，保证信号质量。

四、对SI/PI知识有一定理解认知

随着集成电路输出开关速度提高以及PCB板密度增加，信号完整性（SI）已经成为高速数字PCB设计必须关心的问题之一。元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等因素，都会引起信号完整性问题，导致系统工作不稳定，甚至完全不工作。如何在PCB板的设计过程中充分考虑到信号完整性的因素，并采取有效的控制措施，已经成为当今PCB设计业界中的一个热门课题。

在电子系统高功耗、高密度、高速、大电流和低电压的发展趋势下，高速PCB设计领域中的电源完整性（PI）问题也变得日趋严重。

作为一名优秀的PCB设计工程师，当然需要对SI/PI知识有一定理解认知，才能够用以指导优化PCB设计、改善电源通道设计，优化去耦电容设计等。

五、对EMC/EMI知识有深刻认识

众所周知，PCB的设计要综合考虑功能实现、成本、生产工艺、 EMC、美观等多种因素。

随着电子设备的电子信号和处理器的频率不断提升，电子系统已是一个包含多种元器件和许多分系统的复杂设备。高密和高速会令系统的辐射加重，而低压和高灵敏度 会使系统的抗扰度降低。因此，电磁干扰（EMI）实在是威胁着电子设备的安全性、可靠性和稳定性。我们在设计电子产品时，PCB板的设计对解决EMI问题至关重要。